

• 数字电路与系统 <组合逻辑>

$A(B+C) + \overline{A}B\overline{C}$

• (逻辑1:  $U \geq 2.7V$  逻辑0:  $U \leq 0.5V$ ) 正逻辑

反之即为反逻辑

• 数制

• 最低有效位 LSB, 最高有效位 MSB

• 数制下标: D (十进制), B (二进制), L (十六进制)

<先决数制码制>

• 组合/时序逻辑区别: 组合逻辑无记忆功能, 输出只取决于当前输入


而时序要看原来与当前状态

• 例1:  $Y = A(B+C) + \overline{A}B\overline{C}$  用与非门或者或非门实现

$= AB + AC + \overline{A+B+C}$      $AB+AC = \overline{\overline{AB+AC}} = \overline{\overline{AB} \cdot \overline{AC}}$  <与非>

$= \overline{\overline{AB} \cdot \overline{AC}} + \overline{A+B+C}$

• 例2:  $Z = \sum m(0, 3, 5, 6, 7)$  <与非>



$\Rightarrow Z = \overline{R}AG + AG + RG + RA$


$= \overline{\overline{\overline{R}AG} \cdot \overline{AG} \cdot \overline{RG} \cdot \overline{RA}}$

• 编码器 (多位转低位)  $M \rightarrow N$

N位二进制码可以表示  $2^N$  个信号, 原则即是  $2^N \geq M$

如101位键盘,  $2^7 > 101$ , 因此7位编码101位

• 三位二进制编码器 (入线=三线) (普通编码器)



注意C为高位, 如  $I_1 \Rightarrow 001$   $I_2 \Rightarrow 010$

$C = I_4 + I_5 + I_6 + I_7$      $A = I_1 + I_3 + I_5 + I_7$

(任何时刻  $I_i$  只有一个有效)  $B = I_2 + I_3 + I_6 + I_7$

反演:  $C = \overline{I_4 \cdot I_5 \cdot I_6 \cdot I_7}$

• 8-3线优先编码器

# 组合逻辑 < 编码器 >

• 8-3 优先编码器 < 74148 芯片 >

verilog: input EIN, 7IN, 6IN ... 0IN; // 低电平有效

output GSN, EON, A2, A1, A0;

assign EON = EIN & (7IN 到 0IN 不全 1);

assign GSN = (工作, 且输入有效合规时为 0);

always @\*



case x { 7IN, 6IN, ..., 0IN } // 低电平有效 in/out, 反码输出

8'b 0xxx\_xxxx = {A2, A1, A0} = {0, 0, 0} // 就是 111 反

8'b 10xx\_xxxx = {A2, A1, A0} = {0, 0, 1} // 110 反

• 2-10 优先编码器

• 10-4 线 8421 BCD 编码器 < 74147 > (优先)

就是 10 输入, 转化 4 位 BCD, 且均低电平有效

如 I9 = 0, I8 ... I0 = X, DCBA > 0110 (1001 反)


	D	C	B	A
I0	0	0	0	0
I1	0	0	0	1
I2	0	0	1	0
I3	0	0	1	1
I4	0	1	0	0
I5	0	1	0	1
I6	0	1	1	0
I7	0	1	1	1
I8	1	0	0	0
I9	1	0	0	1

$$D = I_8 + I_9$$

$$C = I_4 + I_5 + I_6 + I_7$$

$$B = I_2 + I_3 + I_6 + I_7$$

$$A = I_1 + I_3 + I_5 + I_7 + I_9$$



• 二进制译码器


输入位 n 位, 情况 2^n 种, 即 2^n 位输出, 且 2^n 个输出位只有一位有效 (2^n = m)

• 3 位二进制译码器 (3 → 8)

$$Y_0 = \bar{A}_2 \bar{A}_1 \bar{A}_0 \quad Y_1 = \bar{A}_2 \bar{A}_1 A_0 \quad \dots \quad Y_7 = A_2 A_1 A_0$$

即 Y\_i = m\_i

• 译码器 (少位转多位)



## 期末复习 逻辑/逻辑芯片

4. 奇偶校验电路 (六位) 要求奇数个1时,  $Y=1$ , 否则  $Y=0$ . <UESIC>

不适合卡诺图:  $Y = A \oplus B \oplus C \oplus D \oplus E \oplus F$

如果  $A, B, C=1, D, E, F=0$ .  $A \oplus B=0$   $A \oplus B \oplus C=1$

$A \oplus B \oplus C \oplus D=1$   $A \oplus B \oplus C \oplus D \oplus E=1$   $A \oplus B \oplus C \oplus D \oplus E \oplus F=1$  可得

5.  $F = \overline{AB+BC+AC}$  化为最简与或式: <TRU>

$$F = \overline{AB \cdot \overline{BC} + AC} = (\overline{A+B})(\overline{B+C}) + A\overline{C} = \overline{A}\overline{B} + \overline{A}\overline{C} + \overline{B}\overline{C} + A\overline{C}$$
$$= \overline{B+C}$$

## 6. 芯片功能及引脚

74595 芯片 (8位串行输入-并行输出移位寄存器)

功能描述:

$Q_0 \sim Q_7$  并行输出引脚; SER 串行输入脚; SPCLK 移位寄存器时钟, RCLK 存储 reg 时钟

OE 三态门控制, OE=1 输出 B, OE=0 输出存储 reg 数据; MR 移位 reg 清空,

$Q_7$  移位 reg 最高位; VCC, GND.

SPCLK  $\uparrow$ , 移位 reg 最低位接收 SER, 即:

$$\text{shift-reg} \leftarrow \{ \text{shift-reg} [6:0], \text{serial-in} \};$$

< shift-reg 在上升沿结束后得到更新 >

RCLK  $\uparrow$ , 存储 reg 更新为 RCLK 上升沿触发时刻的数据, 即:

$$Q \leftarrow \text{shift-reg};$$

< 思考: 当 RCLK, SPCLK 完全同步,  $Q$  在上升沿结束时更新为 shift-reg 上升沿前一瞬时的寄存器值 >。  
时序更新细节  $\rightarrow$  的寄存器值



## 期末复习(EDA)

9. Verilog HDL IEEE 标准号, 有哪两个版本?

IEEE std 1364, IEEE std 1364-1995 和 IEEE std 1364-2001.

10. Intel 调试工具 <都是 FPGA 的 JTAG 口通信>

① SignalTap II: 连接大量存储单元作为数据缓存, 单向收集 FPGA 信息, 不能与 FPGA 双向对话.

② In-System Memory Content Editor: 双向对话但是仅限存储器.

③ In-System Source and Probes Editor: 双向对话, 测试信号在内部引入测试系统, 或由测试系统作出激励.

11. 速度优化方式 <FPGA>

流水线设计, 寄存器配布, 乒乓操作法, 关键路径法.

<时序配平, 分布配平...>

设计优化

12. 列举资源优化方法

资源共享, 逻辑优化, 并行化.

13. 状态机 FSM 状态编码方式.

顺序编码, 独热码, 格雷码, 约翰逊码.

14. 以四个状态的 FSM 为例写具体编码:

顺序编码:  $S_0=00, S_1=01, S_2=10, S_3=11$

一位热码:  $S_0=0001, S_1=0010, S_2=0100, S_3=1000$

15. RV32I 指令集指令类型: RISCV

① R (Reg-Reg) ② I (immediates 立即数指令) ③ S (store reg→memory)


④ B (Branch 分支) ⑤ U (Upper Imm) ⑥ J (Jump)

16. RISC-V 处理器的寄存器 0 的特殊性: 等于 0

# 期末复习 - 数电补充

## 9. 单边沿触发器 (cb)

① D触发器



always @ (posedge clk)

$$Q \leftarrow D$$

② JK触发器


$$J=1, K=0, Q_{n+1}=1$$

$$J=0, K=1, Q_{n+1}=0$$

$$J=1, K=1, Q_{n+1}=\bar{Q}_n$$

$$J=0, K=0, Q_{n+1}=Q_n$$

$$Q_{n+1} = J\bar{Q}_n + \bar{K}Q_n$$



JK / Q <sub>n</sub>	00	01	11	10
0	0	0	1	1
1	0	0	0	1

卡诺图得:  $Q_{n+1} = Q_n\bar{K} + \bar{Q}_nJ$

③ T触发器  $Q_{n+1} = T \oplus Q_n = T\bar{Q}_n + \bar{T}Q_n$

$$T=0, Q_{n+1}=Q_n; T=1, Q_{n+1}=\bar{Q}_n$$

④ T'触发器:  $Q_{n+1} = \bar{Q}_n$

⑤ JK → D (J=D, K= $\bar{D}$ )  $Q_{n+1} = D\bar{Q}_n + \bar{D}Q_n = D$



⑥ JK → T (J=T, K= $\bar{T}$ )  $Q_{n+1} = \begin{cases} T=1 = \bar{Q}_n \\ T=0 = Q_n \end{cases}$

⑦ JK → T' (J=1, K=1)

⑧ D → JK 利用  $Q = J\bar{Q}_n + \bar{K}Q_n$  逻辑式直接改造

⑨ D → T  $D = T \oplus Q$

⑩ D → T'  $D = \bar{Q}$



## 10. 存储器 CS

① 分类: ROM (Read-Only Memory), RAM (Random Access Memory)  
 <非易失性存储器>


例: ROM: PROM, EPROM, EEPROM, FLASH

RAM: SRAM (静态存储器) 和 动态存储器 DRAM



组合逻辑 <译码器> / <数据选择器>

• 3-8译码器 <74LS138> LS低功耗有特性




ABC 三位二进制输入, C为最高位

{Y0N...Y7N} 译码低电平有效输出

$G1=1, G2A+N+G2B+N=0$  时译码, 否则不译码

$Y_i = m_i$  即  $Y_i = \overline{m_i}$

• 二-十进制译码器




(低电平有效)  $Y_i = m_i$

• 4线-10线译码器 <74LS42>

• 例:  $F(A,B,C) = AB + BC$  用 74LS138 和 与非门 实现

$F = ABC + ABC + \overline{A}BC = \sum m(3,6,7) = m_3 + m_6 + m_7 = \overline{m_3} \overline{m_6} \overline{m_7}$




F 电路设计

• 补充: 7段数码管 a, b, c, d, e, f, g 显示 5 即 afg 有效

<74LS47 关闭, 74LS48 关闭>

•• 数据选择器




多至二数字开关 四选一真值表

IN		GN	OUT
A1	A0	GN	Y
x	x	1	0
0	0	0	D0
0	1	0	D1
1	0	0	D2
1	1	0	D3


$Y = D_0 \overline{A_1} \overline{A_0} + D_1 \overline{A_1} A_0 + D_2 A_1 \overline{A_0} + D_3 A_1 A_0$   
 $= \overline{GN} \cdot \sum D_i m_i$

双四选一数据选择器 <74LS153>

八选一数据选择器 <74LS151>



AB 选 1C, 2C  
至 Y1, Y2



{A2, A1, A0} 选 {D7...D0} 至 Y  
GN 低电平使能

$Y = (\sum D_i m_i) \overline{GN}$

例: 用 74LS151 实现  $F = \overline{A}BC + A\overline{B}C + AB$

$F = \overline{A}BC + A\overline{B}C + ABC + AB\overline{C} = m_1 + m_2 + m_7 + m_6 \Rightarrow$

$\begin{cases} D_1, D_2, D_6, D_7 = 1 \\ D_0, D_3, D_4, D_5 = 0 \end{cases}$


组合逻辑 = 数据选择器 / 数据分配器

例2: 用 74LS153 (双四选一) 实现  $Z = \bar{R}\bar{A}\bar{G} + \bar{R}A\bar{G} + R\bar{A}G + RA\bar{G} + RAG$

74153:  $Y = D_0(\bar{A}_1\bar{A}_0) + D_1(\bar{A}_1A_0) + D_2(A_1\bar{A}_0) + D_3(A_1A_0) = \bar{R}\bar{A}\bar{G} + \bar{R}A\bar{G} + R\bar{A}G + RA\bar{G}$

即  $D_0 = \bar{R}, D_1 = R, D_2 = R, D_3 = 1$

• 数据分配器: 74LS138译码器改装分配器



• 4位二进制计数器 功能推导

当前状态      CLK      下一状态      一个CLK后, Q从当前状态

$Q_3 \ Q_2 \ Q_1 \ Q_0$       ↑       $Q_3 \ Q_2 \ Q_1 \ Q_0$

更新到下一状态.

0 0 0 0      ↑      0 0 0 1

0 0 0 1      ↑      0 0 1 0

0 0 1 0      ↑      0 0 1 1

0 0 1 1      ↑      0 1 0 0

0 1 0 0      ↑      0 1 0 1

0 1 0 1      ↑      0 1 1 0

0 1 1 0      ↑      0 1 1 1

0 1 1 1      ↑      1 0 0 0

1 0 0 0      ↑      1 0 0 1

1 0 0 1      ↑      1 0 1 0

1 0 1 0      ↑      1 0 1 1

1 0 1 1      ↑      1 1 0 0

1 1 0 0      ↑      1 1 0 1

1 1 0 1      ↑      1 1 1 0

1 1 1 0      ↑      1 1 1 1

$Q_0$ :

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		1	0	0	1
01		1	0	0	1
11		1	0	0	1
10		1	0	0	1

$Q_0 \leftarrow \bar{Q}_0$

$Q_1$ :

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		0	1	0	1
01		0	1	0	1
11		0	1	0	1
10		0	1	0	1

$Q_1 \leftarrow Q_1 \bar{Q}_0 + Q_0 \bar{Q}_1 = Q_1 \oplus Q_0$

1111 ↑ 0000

$Q_2$ :

$Q_3 Q_1$	$Q_2 Q_0$	00	01	11	10
00		0	0	1	0
01		1	1	0	1
11		1	1	0	1
10		0	0	1	0

$$Q_2 \leftarrow Q_2 \bar{Q}_1 + \bar{Q}_2 Q_1 \bar{Q}_0 + Q_2 Q_1 \bar{Q}_0$$

$$= Q_2 \bar{Q}_1 \bar{Q}_0 + \bar{Q}_2 Q_1 \bar{Q}_0$$

$$= Q_2 \oplus (Q_1 \cdot Q_0)$$

$Q_3$ :

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		0	0	0	0
01		0	0	1	0
11		1	1	0	1
10		1	1	1	1

$$Q_3 \leftarrow Q_3 \bar{Q}_1 \bar{Q}_0 + Q_3 \bar{Q}_2 Q_1 Q_0 + \bar{Q}_3 Q_2 Q_1 Q_0$$

$$= Q_3 \oplus (Q_2 \cdot Q_1 \cdot Q_0)$$

· BCD 计数器 功能推导

$Q_3 Q_2 Q_1 Q_0$	clk	$Q_3 Q_2 Q_1 Q_0$
0 0 0 0	↑	0 0 0 1
0 0 0 1	↑	0 0 1 0
0 0 1 0	↑	0 0 1 1
0 0 1 1	↑	0 1 0 0
0 1 0 0	↑	0 1 0 1
0 1 0 1	↑	0 1 1 0
0 1 1 0	↑	0 1 1 1
0 1 1 1	↑	1 0 0 0
1 0 0 0	↑	1 0 0 1
1 0 0 1	↑	1 0 0 0

$Q_0$ :

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		1	0	0	1
01		1	0	0	1
11		X	X	X	X
10		1	0	X	X

$$Q_0 \leftarrow \bar{Q}_0$$

$Q_1$ :

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		0	1	0	1
01		0	1	0	1
11		X	X	X	X
10		0	0	X	X

$$Q_1 \leftarrow Q_1 \bar{Q}_0 + \bar{Q}_1 Q_0 \bar{Q}_3$$

$$= Q_1 \oplus (Q_0 \cdot \bar{Q}_3)$$

$Q_2$ :

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		0	0	1	0
01		1	1	0	1
11		X	X	X	X
10		0	0	X	X

$$Q_2 \leftarrow Q_2 \oplus (Q_1 \cdot Q_0)$$

$Q_4 = \frac{1}{2^5} + \frac{1}{2^5} + \frac{1}{2^5} = \frac{3}{2^5} = \frac{3}{32} = 0.09375$   
 $\frac{6}{1000} = 0.006$

	$Q_1 Q_0$	00	01	11	10
$Q_3 Q_2$	00	0	0	0	0
	01	0	0	1	0
	11	1	1	1	1
	10	1	0	1	1

$Q_4 = \bar{Q}_0 \bar{Q}_1 Q_3 + Q_1 Q_0 Q_2$   
 $= (Q_1 Q_1 Q_0) \oplus \bar{Q}_0$

期末复习:

1. (75.756)<sub>10</sub> 转二进制数:

$75 = 64 + 8 + 12 \Rightarrow (75)_{10} = (10010100)_{2^7}$   
 $(0.756)_{10} = \frac{1}{2} + \frac{1}{2^2} + \frac{1}{2^8} + \dots$

$\therefore (75.756)_{10} \Rightarrow (1001001.11000001)_{2^8}$

转八进制数:  $75 = 8^2 + 8 + 7 \Rightarrow (75)_{10} = (113)_{8^3}$

$(0.756)_{10} = \frac{1}{8} \cdot 6 + \frac{1}{8^2} \cdot 3 = (0.603)_{8^3}$   
 $(75.756)_{10} \Rightarrow (113.603)_{8^3}$

转十六进制数:  $75 = 16^1 \cdot 4 + 9 \Rightarrow (49)_{16^4}$

$(0.756)_{10} = \frac{1}{16} \times 12 + (\frac{1}{16})^2 \cdot 1 = (0.C1)_{16^4}$

8421 BCD 码:  $(75.756)_{10} \Rightarrow 0111-0101.0111-0101-0110$


2. 真值为  $(-10001.00)_{2^8}$  原码:  $110001$  反码:  $101110$

符号位                      反数值不反符号


补码:  $101111$  (其正数取反加1)

$(010001)_{2^8} + 1 = 101110 + 1 = 101111$

3. 将或非门电路改为与非门



$F = \overline{A + (A+C) + (B + (B+C))}$   
 $= \overline{A + \bar{A}\bar{C} + B + \bar{B}\bar{C}}$   
 $= \overline{\bar{A} \cdot \bar{A}\bar{C} + B \cdot \bar{B}\bar{C}}$   
 $= \overline{\bar{A}(A+C) + \bar{B}(B+C)}$   
 $= (\bar{A} + \bar{B}) \cdot C = \bar{A}\bar{B} \cdot C$



期末复习 - 海宝例题2


$$AB = \overline{\overline{AB}} = \overline{\overline{A} + \overline{B}}$$

三人表决电路 (74138实现, 两个同意即同意)


$$Y = ABC + AB\bar{C} + A\bar{B}C + \bar{A}BC$$

$$= \sum m(7, 6, 5, 3)$$

$$= \overline{Y_3 + Y_5 + Y_6 + Y_7} = \overline{Y_3 \cdot \overline{Y_5} \cdot \overline{Y_6} \cdot \overline{Y_7}}$$



两个74138构成4-16译码器



当  $D=1$ , inst1 工作, inst2 不工作,


inst1 的 Y 输出作为高 8 位;

$D=0$  时, inst2 作为低 8 位


三人表决电路 (74151 双反馈 - 实现)

T 触发器转换为 DFF

$$T \text{ 触发器: } T=1, Q \leftarrow \bar{Q}; T=0, Q \leftarrow Q$$




$$Q_{n+1} = Q_n \oplus T$$



$Q$  为 0,  $D=1, T=1$  即翻转;

RST == 0

RTL图与Verilog:



module top-module

( input D, EN, CLK, RST,

Output Q, Q1

);

reg Q;

assign Q = RST + ~(Q & EN);

always @ (negedge RST or posedge CLK)

begin

if (!RST)

Q <= 0;

else

begin

if (ENA)

Q <= D;

else

Q <= Q;

end

end

endmodule

else Q <= Q + 1'b1;

end

endmodule

设计一个异步复位, 同步使能, 同步清零, 同步置位, 同步装载的 N=16 进制计数器. parameter N=16.

module top-module

( input [15:0] DATA,

input CLK, EN, CLR\_S, SET\_S, LOAD\_S,

output Q,

); input RSTN\_A;

always @ (posedge CLK or negedge RSTN\_A)

begin

if (!RSTN\_A)

Q <= 0;

else

if (CLR\_S)

Q <= 0;

else

if (SET\_S)

Q <= 16'hffff;

else

if (LOAD\_S)

Q <= DATA;

module top-module

#( parameter N=16

input ...

);

5位BCD计数器 (异步复位, 同步装载, 同步使能)

```

module BCDcnt
(
    input RSTA, LOADS, ENS,
    input [19:0] DATA,
    output reg [19:0] Q
);
    always @ (posedge CLK or negedge RST)
    begin
        if (!RSTA)
            Q <= 0;
        else if (EN)
            begin
                if (LOAD)
                    Q <= DATA;
                else
                    begin
                        if (Q[3:0] == 4'd9)
                            begin
                                Q[3:0] <= 4'd0;
                            end
                        else
                            Q[3:0] <= Q[3:0] + 1;
                    end
                else
                    begin
                        if (Q[7:4] == 4'd9)
                            begin
                                Q[7:4] <= 4'd0;
                            end
                        else
                            Q[7:4] <= Q[7:4] + 1;
                    end
                else
                    begin
                        if (Q[11:8] == 4'd9)
                            begin
                                Q[11:8] <= 4'd0;
                            end
                        else
                            Q[11:8] <= Q[11:8] + 1;
                    end
                else
                    begin
                        if (Q[15:12] == 4'd9)
                            begin
                                Q[15:12] <= 4'd0;
                            end
                        else
                            Q[15:12] <= Q[15:12] + 1;
                    end
                else
                    Q[19:16] <= Q[19:16] + 1;
            end
    end
endmodule

```

# 期末复习<EDA>

1. EDA: 电子设计自动化

<侧重逻辑正确性>

2. EDA设计流程: 设计输入 → 功能仿真 → 综合 → 适配 → 时序仿真  
→ 下载 → 硬件测试

<侧重信号延迟、时序约束、竞争与冒险>

3. IP名称: 知识产权核

IP分类: ① 软IP: Verilog 硬件语言能 module 块

② 固IP: 完成了综合的功能块, 门级网表

Verilog netlist: 提供基本单元间的连接关系/延迟信息

③ 硬IP: 提供设计配最终掩膜(版图)

4. PLD: 可编程逻辑器件

(固定AND+编写OR阵列, 熔丝技术)

简单PLD: PROM (可编程只读存储器, 只能烧写一次)

\* EPROM (可擦除PROM) <电烧写, 紫外光擦除>

\* EEPROM (电可擦除PROM) <电烧写与擦除>

PLA (可编程逻辑阵列, 可编程的与阵列+或阵列)

PAL (可编程阵列逻辑, 可编程与阵列+固定或阵列)

开发 GAL (可重复编程PAL)

数电第四  
章

基本编程原理: 乘积项逻辑(与或阵列)可编程结构

5. 复杂PLD: CPLD 和 FPGA

CPLD 基于乘积项可编程结构, FPGA 基于SRAM查找表逻辑可编程结构

6. Intel 的嵌入式逻辑分析仪? 由什么技术构建?

Signal Tap II, 由JTAG技术

<监控FPGA内信号>

7. Quartus 中应用JTAG技术的工具:

Signal Tap II, In-System Source and Probes, In-System Memory Content Editor.

8. JTAG 标准: IEEE 1149

(Tera In)

JTAG 信号: TMS, TCK, TDO, TDI, TRST <SPI相似?>

(Mode Select)

(Data Out)

期末复习 <EDA:verilog>

2. 32位ALU, 加、减、与、或运算. 补充: 逻辑右移 >>

如: assign a = b >> 2;

# parameter (ADD=0, SUB=1, AND=2, OR=3) 算术右移 >>>:

如: assign a = b >>> 2;

```

module alu
# parameter (ADD=0, SUB=1, AND=2, OR=3)
(input [1:0] ALUOP,
input [31:0] alua, alub,
output reg [31:0] alur);
always @ (*)
begin
case (aluop)
ADD: alur = alua + alub;
SUB: alur = alua - alub;
AND: alur = alua & alub;
OR: alur = alua | alub;
default: alur = alua + alub;
endcase
end
endmodule
    
```

2. 时钟24小时制.  $2^7 = 128$   $2^6 = 64$

```

module clock60 (
input clk_50m, RSTN_A
output [5:0] hour, min, sec);
// 频率至一秒.  $25,000,000 \leftarrow 2^{25} \times 5M$ 
//  $50,000,000 \rightarrow 2^{26}$ 
reg [25:0] cnt;
reg clk_1;
always @ (posedge clk_50m or negedge RSTN_A)
begin
if (!RSTN_A)
cnt <= 0;
else if (cnt == 26'd50_000_000)
cnt <= 0;
clk_1 <= ~clk_1;
else cnt <= cnt + 1;
end
end
    
```

```

if (min == 59)
begin
min <= 0;
if (hour == 23)
hour <= 0;
else
hour <= hour + 1;
else
min <= min + 1;
else
sec <= sec + 1;
    
```

```

assign clk_1 = (cnt > 25_000_000) ? 1 : 0;
// 时钟逻辑
always @ (posedge clk_1 or negedge RSTN_A)
begin
if (!RSTN_A) cnt <= 0;
else if (sec == 9)
begin
sec <= 0;
    
```

期末复习 <数电补考>

2. 芯片 74161 引脚及其功能, <4位二进制计数器>

in: MR = RSTN-A; CP = CLK\_posedge; CET, CEP = EN; D0~D3 = [3:0] DATA\_IN

PE = LOADN-S; TC: COUNT 达到 1111 时 = 进位

out: Q0~Q3 =

核心逻辑: always @ (posedge clk or negedge RSTN-A)

begin if (!RSTN-A) begin

q <= 4'b0000;

else if (!PE) begin

q <= d;

end else if (cet && cep) begin

q <= q + 1;

end

end

assign tc = (q == 4'b1111 && cet && cep) ? 1 : 0;

3. 芯片 74153 引脚及其功能, <两个四选一多路选择器>

引脚 in: [3:0] I0 (第一组多路选择器输入); [3:0] I1

选择信号, S0, S1 使能选择器 = E1, E2

out: 选择器输出 Y0, Y1

核心逻辑: // 第一组多路选择器逻辑

always @ (\*)

begin

if (E1)

Y0 = 1'b0;

else begin

case ({S1, S0})

2'b00: Y0 = I0[0];

2'b01: Y0 = I0[1];

2'b00: Y0 = I0[2];

2'b11: Y0 = I0[3];

default: Y0 = 1'b0;

endcase;

end

end.

// 第二组四选一多路选择器

4. 74151 芯片引脚及功能, < 8选1 多路选择器 >

引脚:  $I_n$ : ①  $I_1 \sim I_7$ , 数据输入 ② 选择信号,  $S_0, S_1, S_2$   
 ③  $\bar{E}$  使能 (低有效)

OUT: ①  $Y$  数据输出 (极) ②  $W = \bar{Y}$

核心逻辑: always @ (\*) begin

if (E) begin

$Y = 1'b1;$

$W = 1'b0;$

end else begin

case (S) //  $S_2, S_1, S_0$

3'b000:  $\{Y, W\} = \{\sim I[0], I[0]\};$

:

3'b111:  $\{Y, W\} = \{\sim I[7], I[7]\};$

endcase end

5. 74138 芯片引脚及其功能.

引脚:  $I_n$ : ① 输入信号 = C, B, A (高位  $\rightarrow$  低位) ② 使能端:  $G_2A, G_2B, G_1$

OUT:  $Y_7 \sim Y_0$  八位输出 (独热), 低有效

核心逻辑: always @ (\*) begin

if (!G1 && G2A && G2B) begin

case ({C, B, A})

3'b000:  $Y = 8'b11111110;$

3'b111:  $Y = 8'b01111111;$

default:  $Y = 8'b11111111;$

endcase

end else  $Y = 8'b11111111;$

end

## 期末复习 < 数电补充 >

### \* 6. 码制补充: (4)

① 奇偶校验码: 偶校验: 数据位前加检验位(0,1), 使得数据中"1"的数为偶数

② 格雷码: 相邻两个数只有一位不同

③ ASCII码:  $A \rightarrow 41H, 65D$      $a \rightarrow 97D, 61H$   
 $0 \rightarrow 48D, 30H$     空格  $\rightarrow 32D, 20H$

### \* 7. 处理器 ISA (指令集架构) (4)

组成: ① 操作指令 (ADD, SUB 等)

② 寄存器集 (定义处理器中可用的寄存器)

③ 数据类型 (整数, 浮点数)

④ 寻址模式 (访问内存或寄存器数据)

⑤ 异常/中断机制

x86, VAX

ARM, RISC-V

分类: ① CISC (复杂指令集计算机) ② RISC (精简指令集计算机)

机器码 < ISA 指令的二进制形式, 处理器执行的二进制指令 >

① 操作码: add, MOV 等, 具体操作

② 操作数: 操作源数据或目的数据

例: add  $x_1, x_2, x_3$  (RISC-V)

### 8. 带输出高阻的特殊逻辑门 (2)

① 传输门: 控制信号为高电平时  $\rightarrow$  传输门导通

低电平时  $\rightarrow$  输出高阻态

② 三态门: 三种状态的逻辑门,  $EN=1$ , 导通 0/1 输出;  $EN=0$ , 输出高阻态

③ OD门 (开漏门): 输出级仅包含一个下拉 NMOS 管漏极

NMOS 导通: 输出被拉至低电平

NMOS 截止: 输出高阻态, 可由外部电阻拉至高电平

期末复习(数电补充)

10. ① 存储容量: 字数 × 字长

存储指标: 存储速度, 存储时间, 存储周期

② 存储器的扩展

a. 位扩展 (输出位数扩展) <sup>两位</sup> 如:  $8KB \times 8\text{位} \rightarrow 8KB \times 16\text{位}$

方法: 地址线、读写控制线 R/W、片选线 CS 共用, 数据线并行。

b. 字扩展 (输入地址线扩展) 如两个  $8KB \times 8\text{位} \rightarrow 16KB \times 8\text{位}$

方法: 数据线、读写控制线 R/W、地址线并联,

高位地址译码后产生不同状态, 控制不同的 CS

c. 字位扩展


11. AD/DA 转换器

① D/A 转换工作原理:  $D = d_{n-1}2^{n-1} + \dots + d_12^1 + d_02^0$

< 二进制 D, 位权展开 >

模拟量:  $V_0 = k_u \cdot D$  ( $k_u$  即为系数)


② 权电阻型 D/A:



$$V_0 = -i_f R_f = -i_s R_f = \frac{-V_{REF} \cdot R_f}{2^3 R} (2^3 d_3 + 2^2 d_2 + 2^1 d_1 + 2^0 d_0)$$

根据  $d_3 \sim d_0$ ,  $i_3 \sim i_0$  的  $I$  不同, 控制  $V_0$  不同。

③ 倒 T 型 D/A



求和与权电阻一样, 主要是任意节点电流平分

# 期末复习(数电补充)

## ④ DA 技术指标:

分辨率 =  $\frac{V_{LSB}}{V_{max}} = \frac{1}{2^n - 1}$   $V_{LSB}$  为最低有效位电压输出;  
 $V_{max}$  最大输出电压


转换误差:  $< \frac{\pm V_{LSB}}{2}$ ; 转换速度; 温度系数.

## ⑤ AD 转换器

工作过程: 采样, 保持(连线), 量化, 编码

技术指标: 转换精度  $\rightarrow$  分辨率 =  $\frac{V_{REF}}{2^n}$   
 转换速度

## ⑥ DAC0832 应用电路 < 输出电流 DAC $\rightarrow$ 运放转成输出负电压 >




$$I_{out1} = \frac{V_{REF}}{R} \cdot \frac{D_{(i)}}{256}, \quad I_{out2} = \frac{V_{REF}}{R} \times \frac{256 - D_{(i)}}{256}$$

$$V_o = -(I_{out1} \times R_{fb})$$

< 反相放大器 >

## ⑦ ADC0809 应用电路 < 选择 IN0 (通道 1) >



- 步骤:
- ① IN0 模拟量输入, ALE 脉冲锁住 ADDC ~ ADDA 地址信号
  - ② 启动 START 产生上升脉冲, 启动 A/D 转换
  - ③ 转换完成后, EOC 输出高电平 OE.

# 期末复习 < 数电补充 >

## \*12. RISC 处理器模型机

① 主要构成:

- 位字 {
- a. ALU: 功能  $\rightarrow$  ADD, SUB, AND, OR, XOR, MUL
  - b. 寄存器组、读取寄存器值 / 写入寄存器
  - b. 程序计数器 PC:
- 单步不移  $\rightarrow$   
 逻辑左移  $\leftarrow$   
 逻辑右移  $\rightarrow$   
 < 支持异步复位 >

PC 功能	控制信号			操作
拍向下条指令	EN	LOAD	SEL	$PC \leftarrow PC + 1$
绝对地址加偏移量跳转	1	1	0	$PC \leftarrow PC - base + PC - offset$
相对地址跳转	1	1	1	$PC \leftarrow PC + PC - base + PC - offset$
等待 (default)	0	X	X	$PC \leftarrow PC$

- d. 取拍单元: 从指令寄存器读取指令, 传递给译码单元
- e. 译码单元: 二进制指令拆成操作码、源 reg 地址、目标 reg 地址
- f. 执行控制单元: 由译码结果生成控制信号
- g. 指令存储器: ROM 或 FLASH
- h. 数据存储器: 存储运行数据, 为 RAM


## ② 指令集 ISA

- a. 逻辑 / 运算指令 = ADD, SUB, AND, OR, XOR
- b. 分支指令: BEQ, BNE
- c. 数据存取指令: LW (加载), SW (存储)
- d. 无条件跳转: JUMP

R132I 指令集: RISBUJ 指令

1. DFF 注意 (RTL → Verilog)

(Quartus 验证得)



这里的 CLR/A (复位), 无说明即为异步置 0 位

PRE (置 1 位), 也为异步置 1 位

CLK ↑ 有效

2. Verilog → RTL 例 1

```
module test (clk, d, q, c);
```

```
input clk, c, d;
```

```
output q;
```

```
reg a, b, x, q;
```


```
always @ (posedge clk)
```

```
begin a <= d; b <= a; x <= b; end
```

```
always @ (c, b, x, d)
```

```
begin if (c) q <= b; // 同或
      else q <= x ^ d; end
```

```
endmodule
```



module Test2 (

```
input a, b, c, clk, rst-b;
```

```
output out);
```

```
reg [1:0] q;
```

```
assign out = q[1] ^ q[0];
```

```
always @ (posedge clk, negedge rst-b)
```



```
if (!rst-b) q <= 0;
```

```
else q <= {a & b, ~(b | c)};
```

```
endmodule
```

3. Verilog → RTL 例 2

RTL:



基本 RTL 注意 =



期末复习 <EDA verilog>

1010 + 0110 = 10001 5 进位

6. 32位乘加器  $R = R + A * B$  <46>

```

always @ (posedge clk or negedge rstn)
  if (!rstn) R <= 0; else R <= R + A * B; // 拍家无华

```

7. 8选1多路选择器: assign y = a[s]; // y输出, [7:0] a数据, [2:0] s选择

8. 1→8数据分配器: assign y = a << s; // y out, a待分配, [2:0] 分配位

9. 4-16译码器: assign temp-y = 1'b1 << a; // 1为地址控制;  
assign y = phi ? temp-y : ~temp-y; // 4位转16位独热码

10. BCD码 ① 规则:  $H < 10: BCD = H$ ;  $H > 10: BCD = H + 6$  139

② 两位BCD码加法器 = <组合逻辑> // DTO逻辑

```

module BCDadder2 (
  input [7:0] A, B,
  output reg [8:0] D;
  wire [4:0] DTO, DTI;
  reg s;
  assign DTO = A[3:0] + B[3:0];
  assign DTI = A[7:4] + B[7:4] + s;
  always @ (*) begin
    if (DTO >= 4'd10)
      begin
        D[3:0] = (DTO[3:0] + 4'd6);
        s = 1;
      end
    else
      D[3:0] = DTO[3:0]; s = 0;
  end
  always @ (*) begin
    if (DTI >= 4'd10)
      begin
        D[7:4] = (DTI[3:0] + 4'd6);
        D[8] = 1;
      end
    else
      D[7:4] = DTI[7:4];
      D[8] = 0;
    end;
  end
end

```

③ 4位BCD计数器

```

module BCDcnt4 (
  input clk, reset-n, en, load,
  input [15:0] d,
  output reg [15:0] bcd;
  always @ (posedge clk or negedge rst-n)
    if (!reset-n) bcd <= 0;
    else (load) bcd <= d;
end

```

下一页

期末复习 <EDA verilog>

12. BCD 计数器 (四位)

```

else if (en)
    if (bcd[3:0] < 9) bcd[3:0] <= bcd[3:0] + 1;
else if (bcd[7:4] < 9) bcd[7:4] <= bcd[7:4] + 1; bcd[3:0] <= 0; end
else if (bcd[11:8] < 9) bcd[11:8] <= bcd[11:8] + 1; bcd[7:0] <= 0; end
else if (bcd[15:12] < 9) bcd[15:12] <= bcd[15:12] + 1; bcd[11:0] <= 0; end
else bcd <= 0; end endmodule.
    
```

④ 模 60 的 BCD 加法计数器

```

module BCDcnt60
(
    input [7:0] data,
    input load, cin, clk, reset,
    output reg [7:0] qout,
    output cout);
always @ (posedge clk) begin
    if (reset) qout <= 0;
    else if (load) qout <= data;
    else if (cin) begin
        if (qout[3:0] == 9)
            begin
                qout[3:0] <= 0;
                if (qout[7:4] == 5)
                    qout[7:4] <= 0;
                else
                    qout[7:4] <= qout[7:4] + 1;
            end
        else
            qout[3:0] <= qout[3:0] + 1;
    end
end
    
```

⑤ 5 位 BCD 计数器

```

module bcdcnt
(
    input clk, rstn, load, en,
    input [9:0] data,
    output [9:0] q,
    output cout);
reg [3:0] q4, q3, q2, q1, q0;
wire c4, c3, c2, c1, c0;
assign q = {q4, q3, q2, q1, q0};
assign cout = (q == 20'h99999);
always @ (posedge clk or negedge rstn)
    if (!rstn) q0 <= 0;
    else if (load) q0 <= data[3:0];
    else if (en)
        if (q0 < 9) q0 <= q0 + 1;
        else
            q0 <= 0;
            assign c0 = (q0 == 9);
            ... <通过 en 实现使能, 共 5 个>
            assign c1 = (q0 == 9 && c0);
            assign c2 = (q0 == 9 && c1);
            assign c3 = (q0 == 9 && c2);
            assign c4 = (q0 == 9 && c3);
endmodule
    
```

$\log_2$  运算, 向上取整, 计算位数.  
↓  
\$clog2(N)

timescale

### ⑥ BCD 计数器 Test Bench

// 其余信号激励

timescale 10ns/100ps.

initial begin

module bcdcnt\_tb;

rstn = 0; load = 0; en = 0;

reg clk, rstn, load, en;

先延时

data = 20'h12345;

reg [19:0] data;

5 时间单位, 再 rstn 置 1

#15 rstn = 1'b1;

wire [19:0] q;

再 load 测试

#10 data = 20'h23456;

wire cs; // 实例化

load 测试

#10 load = 1'b1;

#10 load = 1'b0;

bcdcnt u1

计数测试

#10 en = 1'b1;

#10000000 en = 1'b0;

.clk(clk),

再 load 测试

#10 data = 20'h22222;

.rstn(rstn),

#10 load = 1;

.load(load),

#10 load = 0;

.en(en),

计数测试

#10 en = 1'b1;

.q(q),

#100000000 \$stop;

.cout(cs); // clk 激励

initial begin

end

clk = 1'b0; forever #5 clk = ~clk;

endmodule.

end